標籤: 狀態機

zero comment

為狀態機各個狀態加上有意義的名稱吧

Verilog HDL
在模擬時為狀態機狀態加上名稱，跑模擬時就可以清楚瞭...
狀態機
Read More