作者: TienYao

zero comment

ZedBoard 功能介紹

ZebBoard ZYNQ
ZedBoard 功能介紹建構中
Read More
zero comment

generate 用法

Verilog HDL
generate 好用之處在於可以依不同條件下產生...
generate
Read More
zero comment

過濾輸入雜訊

FPGA
在驗証功能時發現 SPI 中的 CS 訊號有時會有...
雜訊
Read More