月份: 2022 年 2 月

zero comment

優先編碼器使用case(1’b1)

Verilog HDL
偶然發現case的另一用法case(1’...
優先編碼器
Read More
zero comment

訊號正負緣偵測

Verilog HDL
正負緣偵測主要是訊透過D Flip Flop產生一...
正負緣偵測
Read More