Skip to content
搜尋關鍵字:
TienYao@Tech
學習記錄 blog
Home
About
Contact
Link
2023 年 6 月 24 日
TienYao
zero comment
PetaLinux常用指令
ZYNQ
Xilinx提供方便建構linux的工具petal...
petalinux
Read More
2023 年 6 月 24 日
TienYao
zero comment
ZedBoard硬體介紹
ZebBoard
test
Read More
2022 年 2 月 17 日
TienYao
zero comment
優先編碼器使用case(1’b1)
Verilog HDL
偶然發現case的另一用法case(1’...
優先編碼器
Read More
2022 年 2 月 10 日
TienYao
zero comment
訊號正負緣偵測
Verilog HDL
正負緣偵測主要是訊透過D Flip Flop產生一...
正負緣偵測
Read More
2022 年 1 月 14 日
TienYao
zero comment
Johnson counter
Verilog HDL
Johnson counter (Johnson ...
Johnson counter
計數器
Read More
2022 年 1 月 13 日
TienYao
zero comment
簡易計數器設計
Verilog HDL
在 FPGA 設計多少都會用到計數器相關應用,如 ...
計數器
Read More
2022 年 1 月 12 日
TienYao
zero comment
為狀態機各個狀態加上有意義的名稱吧
Verilog HDL
在模擬時為狀態機狀態加上名稱,跑模擬時就可以清楚瞭...
狀態機
Read More
2022 年 1 月 11 日
TienYao
zero comment
點 LED 跑馬燈的 3 種方法
Arty A7
FPGA
很多類型開發板教學都是點 LED 跑馬燈開始的而 ...
跑馬燈
Read More
2022 年 1 月 10 日
TienYao
zero comment
頻率計設計
ZYNQ
此頻率計是用 50MHz 作採樣,所以解析度以 2...
頻率計
Read More
2022 年 1 月 6 日
TienYao
zero comment
Verilog HDL 訊號命名規則
Verilog HDL
訊號命名原則跟 coding style 一樣重要...
訊號命名
Read More
1
2
下一頁 »
淺色
深色